VHDL je jazyk na opis hardvéru, ktorý sa používa v automatizácii elektronického návrhu na opis digitálnych a zmiešaných signálových systémov. VHDL sa môže používať aj ako programovací jazyk na všeobecné účely.
Jazyk VHDL bol pôvodne vyvinutý na príkaz Ministerstva obrany Spojených štátov amerických s cieľom zdokumentovať správanie ASIC, ktoré dodávateľské spoločnosti zaraďovali do zariadení. Myšlienka bola taká, že ak by vláda chcela overiť, či zariadenie funguje tak, ako je uvedené, mohla by to urobiť prečítaním dokumentácie. Jazyk bol prvýkrát predstavený v roku 1981 a najnovšia norma bola uverejnená v roku 2008.
VHDL je deklaratívny jazyk, čo znamená, že programátor neurčuje poradie, v akom sa majú operácie vykonať. Je to na rozdiel od imperatívnych jazykov, ako je napríklad jazyk C, v ktorom musí programátor určiť poradie operácií.
VHDL sa používa predovšetkým dvoma spôsobmi:
* na návrh nového digitálneho hardvéru
* na overenie funkčnosti existujúceho digitálneho hardvéru
Pri použití na návrh sa kód VHDL syntetizuje do logického obvodu. Tento obvod sa potom môže implementovať na FPGA alebo ASIC.
Keď sa používa na overovanie, VHDL sa môže použiť na simuláciu správania digitálneho hardvéru. To umožňuje odhaliť chyby a testovať nové návrhy ešte pred skutočným vytvorením hardvéru.
VHDL má niekoľko vlastností, vďaka ktorým je vhodný na použitie pri automatizácii elektronických návrhov:
* Hardvér možno opísať na viacerých úrovniach abstrakcie, od úrovne správania až po úroveň hradiel.
* VHDL je textový jazyk, čo uľahčuje jeho používanie s existujúcimi textovými editormi a nástrojmi.
* Kód VHDL sa dá opakovane použiť, čo uľahčuje návrh komplexných systémov.
* VHDL je platformovo nezávislý, čo znamená, že kód možno spustiť na akomkoľvek počítači.
VHDL je zložitý jazyk a jeho osvojenie si môže vyžadovať určitý čas. K dispozícii je však množstvo zdrojov, ktoré vám pomôžu, vrátane kníh, online výukových programov a kurzov.