VHDL je jazyk pro popis hardwaru používaný v automatizaci návrhu elektroniky k popisu digitálních a smíšených signálových systémů. VHDL lze také použít jako programovací jazyk pro obecné účely.
Jazyk VHDL byl původně vyvinut na objednávku Ministerstva obrany Spojených států amerických za účelem dokumentace chování obvodů ASIC, které dodavatelské firmy začleňovaly do vybavení. Myšlenka byla taková, že pokud by vláda chtěla ověřit, zda zařízení funguje tak, jak je uvedeno, mohla by tak učinit přečtením dokumentace. Jazyk byl poprvé představen v roce 1981 a poslední norma byla zveřejněna v roce 2008.
VHDL je deklarativní jazyk, což znamená, že programátor neurčuje pořadí, v jakém mají být operace provedeny. To je rozdíl od imperativních jazyků, jako je například jazyk C, ve kterém musí programátor pořadí operací určit.
Jazyk VHDL se používá především dvěma způsoby:
* k návrhu nového digitálního hardwaru
* k ověření funkčnosti stávajícího digitálního hardwaru
Při použití pro návrh se kód VHDL syntetizuje do logického obvodu. Tento obvod pak může být implementován na FPGA nebo ASIC.
Při použití pro ověření lze VHDL použít k simulaci chování digitálního hardwaru. To umožňuje odhalit chyby a testovat nové návrhy ještě předtím, než je hardware skutečně postaven.
Jazyk VHDL má řadu vlastností, díky nimž je vhodný pro použití v automatizaci elektronických návrhů:
* Hardware lze popsat na několika úrovních abstrakce, od úrovně chování až po úroveň hradel.
* VHDL je textový jazyk, což usnadňuje jeho použití se stávajícími textovými editory a nástroji.
* Kód VHDL lze opakovaně používat, což usnadňuje návrh složitých systémů.
* Jazyk VHDL je nezávislý na platformě, což znamená, že kód lze spustit na jakémkoli počítači.
VHDL je složitý jazyk a jeho osvojení může trvat delší dobu. K dispozici je však řada zdrojů, které vám pomohou, včetně knih, online výukových programů a kurzů.