Verilog

Verilog je jazyk pro popis hardwaru používaný k návrhu a modelování elektronických systémů. Je široce používán při návrhu digitálních integrovaných obvodů. Verilog je jazyk, který se poměrně snadno učí, a je vhodný pro návrhy, které vyžadují vysokou úroveň abstrakce.