SystemVerilog

SystemVerilog é uma linguagem de descrição e programação de hardware utilizada para a concepção e verificação digital. Baseia-se na linguagem de descrição de hardware Verilog e alarga-a com uma vasta gama de novas características para a concepção e verificação de hardware. O SystemVerilog é amplamente utilizado na indústria de semicondutores para a verificação de desenhos digitais. SystemVerilog é uma linguagem fortemente dactilografada com um rico conjunto de tipos de dados. Suporta programação orientada a objectos e tem uma vasta gama de bibliotecas integradas. SystemVerilog também suporta geração aleatória limitada, cobertura funcional, e afirmações. O SystemVerilog é bem adequado tanto para tarefas de concepção como de verificação. É uma linguagem popular para o desenvolvimento de bancos de ensaio e para escrever verificadores e monitores. O SystemVerilog é também utilizado para o desenvolvimento de firmware e para emulação de hardware. O SystemVerilog foi padronizado pela Accellera Systems Initiative como a norma IEEE 1800.