SystemVerilog

SystemVerilog ist eine Hardwarebeschreibungs- und Programmiersprache, die für den digitalen Entwurf und die Verifikation verwendet wird. Sie basiert auf der Hardwarebeschreibungssprache Verilog und erweitert diese um eine Vielzahl neuer Funktionen für den Hardwareentwurf und die Verifikation. SystemVerilog ist in der Halbleiterindustrie für die Verifikation digitaler Designs weit verbreitet. SystemVerilog ist eine stark typisierte Sprache mit einer großen Anzahl von Datentypen. Sie unterstützt die objektorientierte Programmierung und verfügt über eine breite Palette an integrierten Bibliotheken. SystemVerilog unterstützt auch eingeschränkte Zufallsgenerierung, funktionale Abdeckung und Assertions. SystemVerilog ist sowohl für Entwurfs- als auch für Verifikationsaufgaben geeignet. Es ist eine beliebte Sprache für die Testbench-Entwicklung und für das Schreiben von Checkern und Monitoren. SystemVerilog wird auch für die Entwicklung von Firmware und für die Hardware-Emulation verwendet. SystemVerilog wurde von der Accellera Systems Initiative als IEEE 1800-Standard standardisiert.